Perangkat lunak Quartus® II melaporkan rentang pengunci PLL apa pun yang digunakan dalam desain dalam Laporan Kompilasi - Pengkoorban - Penggunaan Sumber Daya - Ringkasan PLL. Rentang antara kunci min Freq dan kunci maks Freq disebut sebagai rentang kunci PLL. Perangkat lunak Quartus II tidak memilih nilai parameter PLL untuk memaksimalkan rentang kunci.
Misalnya, jika Anda menggunakan 75 MHz sebagai clock input di Manajer Plug-In PLL MegaWizard®, rentang kunci mungkin 70 MHz hingga 90 MHz. Mungkin dalam aplikasi Anda, Anda memerlukan rentang kunci di mana saja antara 50MHz dan 100 MHz. Dengan demikian, rentang kunci PLL ini tidak akan memuaskan untuk aplikasi Anda.
Anda dapat menggunakan PLL MegaWizard Plug-In Manager dalam perangkat lunak Quartus II untuk membantu memaksimalkan rentang kunci Anda untuk perangkat yang mendukung fitur switchover clock input. Maksud dari solusi ini adalah untuk tidak menggunakan switchover clock dalam desain akhir, tetapi untuk menggunakan fitur ini untuk mengekstrak nilai parameter yang valid bagi PLL untuk memaksimalkan rentang kunci dengan mengikuti langkah-langkah berikut:
1) Buka Manajer Plug-In PLL MegaWizard.
2) Masukkan frekuensi yang Anda inginkan untuk ujung rendah rentang kunci Anda di "Berapa frekuensi input inclock0 Anda?". Misalnya yang diberikan di atas, nilai ini adalah 50 MHz.
3) Nyalakan opsi ke "Buat berkas keluaran menggunakan opsi 'Advanced' PLL parameters".
4) Nyalakan opsi untuk "Buat 'inclk1' untuk inclk kedua" dan masukkan ujung atas rentang kunci Anda sebagai frekuensi untuk inclk1. Misalnya yang diberikan di atas, nilai ini adalah 100 MHz.
5) Selesaikan wisaya PLL seperti biasanya dengan sisa opsi Anda yang dipilih dan rasio clock output yang ditentukan.
6) Kompilasi proyek Anda dan catat rentang kunci seperti yang ditunjukkan dalam ringkasan PLL. Jika memuaskan, catat semua nilai untuk PLL dari laporan ini seperti nilai M, nilai N, Arus pompa pengisian daya, resistansi filter Loop, dan kapasitas filter Loop dari laporan ringkasan PLL. Catat juga nilai tinggi/rendah dan genap atau ganjil untuk setiap clock output seperti yang ditunjukkan dalam laporan Penggunaan PLL.
7) Buka wisaya PLL dan matikan opsi "Buat 'inclk1' untuk inclk kedua". Klik "Selesai" untuk memperbarui berkas pembungkus PLL.
8) Buka berkas pembungkus PLL. Saat menggunakan parameter lanjutan, Anda dapat langsung memasukkan parameter PLL ke dalam kode. Jika berkas pembungkus adalah Verilog, buka bagian defparam. Jika file wrapper adalah VHDL, buka bagian peta generik. Modifikasi semua nilai untuk parameter yang tercantum pada langkah 6. Simpan perubahannya.
9) Kompilasi proyek Anda. Hasil akhir harus berupa PLL dengan rentang kunci yang Anda inginkan.
10) Jika rentang kunci terlalu dekat dengan frekuensi input Anda, misalnya, ujung rendah adalah 50MHz dan Anda berniat menggunakan clock input 50MHz, Anda mungkin mengalami kesulitan dengan PLL yang mempertahankan kunci jika clock input mengalami gangguan atau frekuensi hanyut di bawah 50 MHz. Anda dapat memutuskan untuk memberikan sedikit guardband pada frekuensi inclock0 dan inclock1 Anda dalam wisaya. Untuk contoh ini, Anda dapat memasukkan 45MHz dan 105 MHz sehingga rentang kunci target 50 MHz hingga 100 MHz berada jauh di dalam rentang kunci PLL.
Jika perangkat lunak Quartus II tidak dapat mengimplementasikan rentang kunci yang Anda inginkan menggunakan prosedur ini, Anda akan menerima galat di Manajer Plug-In PLL MegaWizard. Dalam hal ini, Anda harus melihat opsi lain seperti konfigurasi ulang PLL untuk mendukung rentang frekuensi clock input yang diperlukan.