ID Artikel: 000074098 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 08/04/2015

Galat (178018): Saluran dalam grup saluran terikat yang berisi berikut harus ditempatkan di lokasi yang berdampingan. Jika CMU PLL digunakan, kesenjangan harus dibiarkan untuk mengirimkan saluran PLL.

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Karena masalah dalam perangkat lunak Quartus® II versi 13.0, Anda mungkin melihat galat ini dengan saluran berikat yang tidak berdampingan yang berjajar dari saluran PLL CMU di perangkat Arria® V GX/GT atau Cyclone® V.
Resolusi

Untuk mengatasi masalah ini, Anda dapat membuat PHY Anda cukup lebar untuk mengisi saluran yang tidak digunakan untuk membuat antarmuka berdampingan.

Masalah ini dijadwalkan akan diperbaiki dalam rilis perangkat lunak Quartus II di masa mendatang.

Produk Terkait

Artikel ini berlaku untuk 8 produk

Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.