ID Artikel: 000074207 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 19/11/2013

Bagaimana cara menonaktifkan Perangkat Transceiver Pra-CDR atau Post-CDR Reverse Serial Loopback pada perangkat transiver Stratix V, Arria V, dan Cyclone V?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Perangkat transceiver Pra-CDR atau Post-CDR Reverse Serial Loopback dapat Stratix® dinonaktifkan pada perangkat transiver V, Arria® V, dan Cyclone® V dengan menulis 0 pada register Offset PMA Pra-CDR atau Post-CDR Reverse Serial Loopback PMA.

Produk Terkait

Artikel ini berlaku untuk 12 produk

Stratix® V GX FPGA
Cyclone® V SX SoC FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.