Deskripsi
Tidak, Anda tidak dapat menempatkan saluran transiver terikat tanpa berdampingan di perangkat transiver V Stratix® V dan Arria® V GZ.
Untuk pengoperasian yang benar, penempatan saluran berikat harus berdampingan di dalam bank transiver.
Contoh berikut menunjukkan konfigurasi saluran ikatan ilegal.
Contoh 1: Antarmuka ikatan clocked ATX PLL lima saluran ilegal yang diselingi dengan saluran yang tidak terikat.
-
GXB_[Tx,Rx]_[L,R][5.11.17.23] = Saluran Antarmuka Terikat 1
-
GXB_[Tx,Rx]_[L,R][4.10.16.22] = Saluran Antarmuka Terikat 0
-
GXB_[Tx,Rx]_[L,R][3,9,15,21] = Saluran Antarmuka Berikat 2
-
GXB_[Tx,Rx]_[L,R][2,8,14,20] = Saluran Tanpa Ikatan
-
GXB_[Tx,Rx]_[L,R][1,7,13,19] = Saluran Antarmuka Terikat 3
-
GXB_[Tx,Rx]_[L,R][0,6,12,18] = Saluran Antarmuka Terikat 4
Contoh 2: Antarmuka ikatan clocked CMU lima saluran CMU Ilegal yang diselingi dengan CMU PLL sendiri
- GXB_[Tx,Rx]_[L,R][5.11.17.23] = Saluran 4
- GXB_[Tx,Rx]_[L,R][4.10.16.22] = Digunakan sebagai CMU
- GXB_[Tx,Rx]_[L,R][3,9,15,21] = Saluran 3
- GXB_[Tx,Rx]_[L,R][2,8,14,20] = Saluran 2
- GXB_[Tx,Rx]_[L,R][1,7,13,19] = Saluran 0
- GXB_[Tx,Rx]_[L,R][0,6,12,18] = Saluran 1
Anda harus menggunakan ATX PLL untuk mengimplementasikan antarmuka terikat saluran 5 atau 6.