Deskripsi
Anda mungkin melihat kegagalan simulasi ketika Anda mematangkan IP DDR3 berbasis UniPHY dan mensimulasikan desain contoh yang dihasilkan otomatis if Anda telah mengikuti langkah-langkah di bawah ini:
1) Aktifkan 'Advanced clock phase control' dalam pengaturan MegaWizard PHY
2) Menetapkan nilai selain nol pada 'Fase CK/CK# tambahan'
3) Nonaktifkan 'Kontrol fase clock lanjutan'
4) Menghasilkan DESAIN IP dan contoh
Resolusi
\'Advanced clock phase control\' tidak digunakan untuk simulasi tetapi digunakan untuk mengimbangi sate board yang berbeda.
Anda perlu menghapus nilai hingga nol kemudian meregenerasi IP Anda dan desain contoh.