ID Artikel: 000074402 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/02/2013

Transaksi Memori Tidak Efisien Untuk Desain Kuartal

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk DDR3.

    Kontroler memori HPC II mungkin tidak dapat melakukan tanpa hambatan transaksi baca atau tulis berurutan back-to-back dalam kuartal Desain.

    Resolusi

    Solusi untuk masalah ini adalah mengubah berkas alt_mem_ddrx_controller.v seperti yang dijelaskan di bawah ini.

    Buka file alt_mem_ddrx_controller.v di editor dan temukan baris berikut:

    localparam CFG_MAX_PENDING_RD_CMD = 16; localparam CFG_MAX_PENDING_WR_CMD = 8;

    Pada baris di atas, ubah 16 hingga 32 dan ubah 8 hingga 16.

    Masalah ini akan diperbaiki dalam rilis mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.