ID Artikel: 000074483 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah ada masalah yang diketahui dengan varian Registered DIMM (RDIMM) dari DDR3 High Performance Controller IP dalam perangkat lunak Quartus II versi 9.1SP1 dan SP2?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, dalam Quartus® Perangkat lunak II dan versi IP 9.1SP1 dan 9.1SP2 aliran bit konfigurasi RDIMM DDR3 diprogram ke dalam modul RDIMM dalam urutan terbalik. Untuk mengatasi masalah ini, silakan balikkan bitstream dalam parameter RDIMM_CONFIG_BITS pada file HDL yang dihasilkan dengan mengedit bagian berikut:

nDalam file _phy_alt_mem_phy_seq_wrapper.v
-Baris: "localparam RDIMM_CONFIG_BITS = ..."
N
 
Dan
 
Dalam file _phy.v
-Line: phy_alt_mem_phy_inst. RDIMM_CONFIG_BITS = ..."
 
misalnya jika RDIMM_CONFIG_BITS = "0000000010101101000000000000000000000000000000000000000000000000"
 
perlu untuk dikorganisir untuk RDIMM_CONFIG_BITS =
"0000000000000000000000000000000000000000000000001011010100000000"
 
Ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.