ID Artikel: 000074523 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 18/09/2013

TCCD Bawaan untuk Perangkat LPDDR2 Kode Keras ke 2 Siklus

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk LPDDR2.

    Masalah ini berlaku untuk antarmuka LPDDR2, ketika LPDDR2-S2 perangkat memori digunakan. Contoh desain yang dihasilkan selalu diatur tCCD=2 siklus untuk perangkat LPDDR2, tetapi tCCD minimum yang didukung untuk LPDDR2-S2 adalah 1 siklus. Memiliki tCCD=1 untuk perangkat LPDDR2-S2 dapat memengaruhi desain Kinerja.

    Resolusi

    Solusi untuk masalah ini dijelaskan di bawah ini.

    Untuk desain yang menggunakan High Performance Controller II (HPCII):

    1. Dalam editor teks, buka file /dut_example_design/example_project/dut_example/submodules/ *_example_if0_c0.v.
    2. Cari .CFG_TCCD (2) dan ubah menjadi .CFG_TCCD (1).

    Untuk desain menggunakan kontroler memori keras:

    1. Dalam editor teks, buka file /dut_example_design/example_project/dut_example/submodules/ *_example_if0.v.
    2. Cari .ENUM_MEM_IF_TCCD (“TCCD_2”) dan ubah menjadi .ENUM_MEM_IF_TCCD (“TCCD_1”).

    Masalah ini akan diperbaiki di versi mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Arria® V FPGA dan SoC FPGA
    Cyclone® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.