ID Artikel: 000074528 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/04/2017

Apakah ada masalah yang diketahui dengan IP Rekonfigurasi PLL Altera untuk perangkat Arria 10, Stratix V, Arria V atau Cyclone V yang kadang-kadang dapat menyebabkan kegagalan konfigurasi ulang?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • PLL Reconfig Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ya, ada masalah dengan IP Rekonfigurasi PLL Altera® untuk perangkat Arria® 10, Stratix® V, Arria V, dan Cyclone® V di versi perangkat lunak Quartus® Prime sebelum 16.1,

    Dalam IP ini ada kurangnya sinkronisasi sinyal yang terkunci, yang merupakan sinyal asinkron yang bersumber dari PLL yang sedang dikonfigurasi ulang. Hal ini beresiko kecil menyebabkan kegagalan fungsi mesin kontrol konfigurasi ulang yang disalurkan sinyal terkunci, yang beroperasi di domain mgmt_clk. Hal ini dapat mengakibatkan permintaan konfigurasi ulang gagal.

    Resolusi

    Masalah ini diperbaiki di perangkat lunak Quartus Prime versi 16.1.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Stratix® V FPGA
    Arria® V FPGA dan SoC FPGA
    Cyclone® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.