ID Artikel: 000074536 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 10/05/2017

Mengapa saya melihat galat yang lebih bugar "Tidak dapat menempatkan beberapa pin yang ditetapkan ke PIN lokasi pin" untuk sinyal data AVSTx8?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena mode Avalon-ST x8 menggunakan bank SDM_IO, yang merupakan IO khusus untuk sinyal konfigurasi, AVSTx8 tidak dapat menempatkan pin userI/O.

    Dalam halaman panduan koneksi pin Intel Stratix107®, table3. mode Avalon-ST x8 menggunakan pin SDM_IO. Bank IO SDM adalah IO khusus untuk sinyal konfigurasi, tidak dapat menemukan I/O pengguna.

    /content/dam/altera-www/global/en_US/pdfs/literature/dp/stratix-10/pcg-01020.pdf

    Dalam Stratix10 Configuraition User Guide page12, table4, disebutkan sinyal AVSTx8 bersifat khusus, tidak dapat menggunakan dual purpose user IO.

    /content/dam/altera-www/global/en_US/pdfs/literature/hb/stratix-10/ug-s10-config.pdf

    Hanya pin konfigurasi tujuan ganda yang dapat menggunakan I/O pengguna selama mode pengguna. Ini menjelaskan dalam catatan15. AVST_DATA, AVST_VALID, dan AVST_CLK.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.