ID Artikel: 000074548 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 12/04/2016

Mengapa simulasi gagal pada Hard IP untuk PCI Express ketika CVP diaktifkan?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Model simulasi untuk Hard IP untuk PCI Express tidak berfungsi dengan benar ketika CvP diaktifkan dalam perangkat lunak Quartus® II. Jika Anda mencoba untuk menjalankan testbench simulasi dengan CvP diaktifkan, testbench akan gagal.

    Resolusi

    Tidak ada rencana untuk memperbaiki masalah ini.

    Produk Terkait

    Artikel ini berlaku untuk 15 produk

    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Intel® Arria® 10 GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Arria® V GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.