ID Artikel: 000074617 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 30/08/2019

Bagaimana cara memeriksa Intel® MAX® 10 FPGA pada Kit Pengembangan MX Intel® Stratix®10?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ketika FPGA Intel® Stratix® 10 MX dikonfigurasi, periksa untuk Intel® MAX® 10 FPGA mungkin tidak berfungsi.

    Resolusi

    Atur SW2 Kit Pengembangan ke pengaturan berikut sebelum memindai JTAG dengan Intel® Quartus® Prime Programmer.

    Ini akan memungkinkan pengguna untuk mengakses Intel® MAX® 10 FPGA dengan andal untuk memeriksa data yang diprogram.

    Bit1: Buka (OFF - Kabel Unduhan Intel® FPGA On Board)

    Bit2: Buka (NONAKTIF - Intel® MAX®10 JTAG IN)

    Bit3: Ditutup (AKTIF - PCIe* Root Port JTAG MATI)

    Bit4: Ditutup (AKTIF - Intel® Stratix® OFF JTAG 10 MX)

     

    Pengaturan ini akan menghapus Intel® Stratix®10 dari JTAG, dan memeriksa akan berhasil.

     

     

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA
    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.