Anda dapat menentukan peralihan fase dan siklus tugas untuk clock yang diperlukan saat menggunakan ALTLVDS_RX dan ALTLVDS_TX dalam mode PLL eksternal dengan terlebih dahulu mengkompirasi desain contoh dengan ALTLVDS_RX atau ALTLVDS_TX menggunakan PLL internal. Gunakan pengaturan yang digunakan perangkat lunak Quartus® II untuk mengonfigurasi PLL internal dalam contoh desain sebagai pengaturan yang Anda masukkan di PLL eksternal.
Untuk memeriksa pengaturan PLL pada laporan Fitter, perluas bagian Sumber Daya , kemudian perluas Penggunaan PLL. Laporan ini menunjukkan siklus tugas, pergeseran fase, dan frekuensi clock untuk setiap clock yang diperlukan untuk antarmuka ALTLVDS_RX dan ALTLVDS_TX. Anda kemudian dapat menggunakan parameter ini untuk pengaturan PLL eksternal dalam desain Anda.