Anda harus menggunakan format file inisialisasi memori Hexadecimal (.hex) File (.hex) saat menyimulasikan desain VHDL dengan simulator pihak ketiga.
Anda harus menggunakan format file inisialisasi RAM File (.rif) atau memori HEX saat menyimulasikan desain HDL Verilog dengan simulator pihak ketiga.
Untuk instruksi terperinci, lihat bab yang sesuai di bagian Simulasi pada Buku Panduan Volume 3 Quartus II.