Galat(18694): Clock referensi pada PLL "external_pll|external_pll|altera_iopll_i|c10gx_pll|iopll_inst", yang memakan instans IP LVDS SERDES Altera, tidak didorong oleh pin clock referensi khusus dari bank yang sama. Gunakan clock referensi ...

Meskipun LVDS SERDES Intel® FPGA IP Panduan Pengguna yang menyatakan dalam bagian LVDS SERDES IP Core PLL Pengaturan, Tabel 10. Tab Pengaturan PLL:
" Opsi ini memungkinkan Anda untuk mengakses semua jam yang tersedia dari PLL dan menggunakan fitur PLL tingkat lanjut seperti switchover clock, preset bandwidth, stepping fase dinamis, dan konfigurasi ulang dinamis."
Namun, karena masalah pada perangkat lunak Intel® Quartus® Prime Edisi Pro versi 19.4, Anda mungkin melihat pesan galat berikut:

Galat(18694): Clock referensi pada PLL "external_pll|external_pll|altera_iopll_i|c10gx_pll|iopll_inst", yang memakan instans IP LVDS SERDES Altera, tidak didorong oleh pin clock referensi khusus dari bank yang sama. Gunakan pin clock referensi khusus untuk menjamin memenuhi spesifikasi laju data maks LVDS SERDES IP.

Masalah ini diperbaiki di perangkat lunak Intel® Quartus® Prime Edisi Pro versi 20.1.