Perangkat lunak Quartus® II versi 7.1 SP1 atau 7.2 mungkin salah menghasilkan pesan ini ketika Anda melakukan analisis penugasan I/O atau menggunakan fitur Pemeriksaan I/O Langsung, jika Anda telah menetapkan input clock diferensial ke bank kolom I/O perangkat Stratix® III.
Pada perangkat Stratix III, setiap input clock diferensial pada bank I/O kolom tidak tergantung pada tegangan VCCIO; catu daya untuk buffer input clock diferensial VCC_CLKIN. Sebagai contoh, Anda dapat menetapkan input clock LVDS ke bank I/O terlepas dari pengaturan VCCIO di bank tersebut.
Ada patch yang tersedia untuk memperbaiki masalah ini. Menggunakan mySupport untuk meminta nomor patch 1.32 untuk perangkat lunak Quartus II versi 7.1 SP1 pada Windows atau Linux, atau nomor patch 0.11 untuk perangkat lunak Quartus II versi 7.2 pada Windows. Pesan yang salah ini juga akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.