Ya, Anda dapat menginterogasi penempatan saluran transiver IP 100G Interlaken saat menggunakan perangkat transiver Stratix® V dalam batasan berikut.
Saat menerapkan saluran x12, IP 100G Interlaken, dua transiver saluran x6 PHY diinisiasi di dalam IP. Demikian pula, ketika menerapkan saluran x24, IP 100G Interlaken, empat transiver saluran x6 PHY diinisiasi di dalam IP.
Anda dapat menginterogasi penempatan saluran transiver selama Anda memastikan bahwa setiap kelompok logis 6 saluran tetap berada dalam satu blok transiver fisik.
Misalnya, penempatan saluran x12 berikut akan ilegal karena jalur logis 2 ditempatkan di blok transiver 1 tetapi jalur 0-1 dan 3-5 ditempatkan di blok transiver 0. Demikian pula, jalur logis 11 ditempatkan di blok transiver 0 tetapi jalur 6-10 ditempatkan di blok transiver 1.
Transceiver Blok 1
GXB_[Tx,Rx]_[L,R][11] = Jalur logis 2
GXB_[Tx,Rx]_[L,R][10] = Jalur logis 8
GXB_[Tx,Rx]_[L,R][9] = Jalur logis 9
GXB_[Tx,Rx]_[L,R][8] = Jalur logis 10
GXB_[Tx,Rx]_[L,R][7] = Jalur logis 6
GXB_[Tx,Rx]_[L,R][6] = Jalur logis 7
Transceiver Block 0
GXB_[Tx,Rx]_[L,R][5] = Jalur logis 5
GXB_[Tx,Rx]_[L,R][4] = Jalur logis 11
GXB_[Tx,Rx]_[L,R][3] = Jalur logis 3
GXB_[Tx,Rx]_[L,R][2] = Jalur logis 4
GXB_[Tx,Rx]_[L,R][1] = Jalur logis 0
GXB_[Tx,Rx]_[L,R][0] = Jalur logis 1
Berikut adalah penempatan saluran x12 yang diselingi secara hukum karena saluran logis 0-5 semuanya berada di blok transiver 0, dan saluran logis 6-11 semuanya berada di blok transiver 1.
Transceiver Blok 1
GXB_[Tx,Rx]_[L,R][11] = Jalur logis 11
GXB_[Tx,Rx]_[L,R][10] = Jalur logis 8
GXB_[Tx,Rx]_[L,R][9] = Jalur logis 9
GXB_[Tx,Rx]_[L,R][8] = Jalur logis 10
GXB_[Tx,Rx]_[L,R][7] = Jalur logis 6
GXB_[Tx,Rx]_[L,R][6] = Jalur logis 7
Transceiver Block 0
GXB_[Tx,Rx]_[L,R][5] = Jalur logis 5
GXB_[Tx,Rx]_[L,R][4] = Jalur logis 2
GXB_[Tx,Rx]_[L,R][3] = Jalur logis 3
GXB_[Tx,Rx]_[L,R][2] = Jalur logis 4
GXB_[Tx,Rx]_[L,R][1] = Jalur logis 0
GXB_[Tx,Rx]_[L,R][0] = Jalur logis 1