ID Artikel: 000075292 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 18/10/2011

Penetapan lokasi pin negatif tidak didukung untuk pasangan MAX V LVDS

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Perangkat lunak Quartus II tidak mendukung penetapan lokasi pin untuk pin negatif dari pasangan LVDS untuk perangkat MAX V.

    Resolusi

    Berikan pin positif.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    MAX® V CPLD

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.