ID Artikel: 000075377 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 10/05/2018

Mengapa Desain Contoh MAC 10G Ethernet 10G Latensi Rendah Intel® Stratix® gagal disimulasikan saat menggunakan NCSim atau Xcelium?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Low Latency Ethernet 10G MAC Intel® FPGA IP
  • 10GBASE-R PHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Desain Contoh MAC 10G Ethernet 10G Latensi Rendah Intel® Stratix® akan gagal disimulasikan dengan benar baik di NCSim atau Xcelium untuk konfigurasi di bawah ini:

    • Dasar-R 10G
    • 1/2.5/10G dengan 1588
    • 10M/100M/1G/2,5G/10G
    Resolusi

    Tidak ada solusi untuk NCSim atau Xcelium yang tersedia.

    Silakan gunakan VCS atau ModelSim untuk menyimulasikan inti IP ini dengan versi perangkat lunak v17.1 atau v18.0

    Masalah simulasi saat menggunakan NCSim atau Xcelium dijadwalkan akan diperbaiki dalam versi masa depan Intel Quartus® Perangkat Lunak Edisi Prime Pro.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.