Masalah Kritis
Ketika Intel® Arria® 10 PCIe* Hard IP core menerima urutan pelatihan TS2 selama status Polling.Config, inversi polaritas jalur otomatis tidak terjamin. Tautan mungkin melatih ke lebar tautan yang lebih kecil dari yang diharapkan atau mungkin tidak berhasil berlatih. Misalnya, tautan PCIe x8 dapat dilatih ke x4. Hal ini dapat memengaruhi konfigurasi dengan kecepatan dan lebar PCIe apa pun.
Inversi polaritas jalur otomatis didukung ketika Arria 10 PCIe Hard IP menerima urutan pelatihan TS1 selama status Polling.Active.
Untuk sistem tertutup di mana Anda mengontrol kedua ujung tautan PCIe, rancang board tanpa inversi polaritas jalur antara Arria 10 PCIe Hard IP dan mitra link. Jika desain board sudah difinalisasi dengan inversi polaritas jalur, maka ajukan Permintaan Layanan melalui mySupport untuk instruksi lebih lanjut.
Untuk sistem terbuka di mana Anda tidak mengontrol kedua ujung tautan PCIe, akan ada opsi untuk solusi IP lunak inversi polaritas jalur dalam perangkat lunak Quartus® Prime versi masa depan. Ajukan Permintaan Layanan melalui mySupport jika IP ini diperlukan sebelumnya. IP lunak ini tidak mendukung Gen1x1 Arria konfigurasi 10 PCIe Hard IP, Konfigurasi melalui protokol, atau mode Autonomous Hard IP.