ID Artikel: 000075397 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/12/2017

Mengapa Intel® FPGA HDMI IP Core Trailing Scrambled Data Island Guardbands Untuk Saluran 1 & 2 Tidak Dikodekan dengan Benar?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Saat menggunakan Intel® FPGA inti IP HDMI untuk operasi HDMI TX 2.0, galat akan diamati pada saluran 1 dan 2 jika wastafel HDMI yang terpasang menerapkan deteksi kesalahan karakter.

    Hal ini disebabkan oleh guardband trailing pulau data untuk saluran 1 dan 2 yang tidak dikodekan TMDS dengan benar.

    Modul Intel FPGA HDMI IP Core TX tidak memastikan perbedaan aliran data "cnt" selama periode pulau data, yang melanggar spesifikasi HDMI 2.0. Masalah ini seharusnya tidak berdampak pada tampilan video.

    Resolusi

    Tidak ada solusi untuk masalah ini.
    Masalah ini diperbaiki di Intel® Quartus® versi 16.1 pembaruan 1 dari Intel FPGA inti IP HDMI.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Cyclone® 10 FPGA
    Stratix® V FPGA
    Arria® V FPGA dan SoC FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.