ID Artikel: 000075411 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 01/03/2017

Mengapa rx_pcs_ready secara berselang tidak menegaskan pada daya atau konfigurasi ulang?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Low Latency 40G 100G Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Low Latency 40- dan 100-Gbps Ethernet IP Core, sinyal rx_pcs_ready dari inti kadang-kadang terjebak terhapus saat start-up. Masalah ini berarti blok PCS RX tidak muncul dengan benar. Gejala kadang-kadang menghilang jika FPGA dikonfigurasi ulang.

    Masalahnya hanya ada pada perangkat keras dan tidak muncul dalam simulasi.  Ini adalah masalah start-up saja. Setelah rx_pcs_ready tinggi, Ethernet IP Core bekerja dengan benar.

    Resolusi

    Untuk mengatasi masalah ini, Anda dapat mengkompilasi ulang proyek Quartus® Prime dengan benih waktu yang berbeda. Peluang untuk mengalami masalah ini dengan seed yang berbeda rendah.

    Masalah telah diperbaiki dimulai dengan pembaruan perangkat lunak Quartus Prime versi 16.1 2.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Arria® V GZ FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA
    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.