ID Artikel: 000075422 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/04/2018

Mengapa inti IP Lunak Ethernet Stratix® 10 100G gagal dalam penutupan waktu untuk perangkat ES?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    Low Latency 100G Ethernet Intel® FPGA IP untuk Arria® 10 dan Stratix® V
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Untuk perangkat non-produksi (ES) Stratix® 10 perangkat, misalnya 1SG280HU2F50E2VGS1, penutupan waktu mungkin tidak tercapai untuk semua benih.

Resolusi

Silakan sapu benih untuk mencapai penutupan waktu.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Stratix® 10 GX FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.