ID Artikel: 000075446 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 31/12/2013

Bagaimana cara mengontrol port rateswitch dalam konfigurasi PCI Express (PIPE) x4 dan x8 untuk perangkat Stratix IV GX?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Saat Anda menginterpretasi transiver Stratix® IV GX dalam konfigurasi PCI Express (PIPE) x4 dan x8 untuk laju data Gen2, Manajer Plug-in MegaWizard® ALTGX menyediakan rateswitch  port input yang masing-masing memiliki lebar empat bit dan delapan bit.

 

Altera telah mengidentifikasi bahwa menegaskan rateswitch[0] bahwa port melakukan fungsi rateswitch saat Anda menyimulasikan konfigurasi di atas. Bit port yang rateswitch tersisa (rateswitch[7:1] untuk konfigurasi PCI Express (PIPE) x8 dan rateswitch[3:1] untuk konfigurasi PCI Express (PIPE) x4) tidak berfungsi.

 

Penanganan masalah: Altera menyarankan Anda untuk menghubungkan semua bit kecuali rateswitch[0] ke nol.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Stratix® IV FPGA
Stratix® IV GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.