ID Artikel: 000075460 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/06/2015

Mengapa saya melihat pelanggaran hold time pada Triple Speed Ethernet IP Core dengan Quartus II v15.0?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam perangkat lunak Quartus® II versi 15.0, Anda mungkin melihat pelanggaran marginal hold time terutama dalam desain Inti IP Ethernet Kecepatan Tiga Kali Lipat multi-saluran yang menargetkan Arria® rangkaian perangkat V, Arria® 10 , Cyclone® V dan Stratix® V.

    Resolusi

    Untuk mengatasi masalah ini, tambahkan berkas Batasan Desain Sinopsis berikut (.sdc) batasan untuk Fitter ke file SDC proyek Anda.
    jika { [string sama dengan "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } {

    set_min_delay -dari [get_keepers {**}] -hingga [get_keepers {**}] 0,0ns

    } lain {

    set_min_delay -dari [get_keepers {**}] -ke [get_keepers {**}]

    }

     

    *Catatan: Tingkatkan "" dari "0,1ns" menjadi "0,2ns" jika pelanggaran waktu penahanan tetap ada.

     

    Lihat "Tabel 2-2: Rekomendasi Penetapan Pin Quartus II" dalam Panduan Pengguna Fungsi MegaCore Ethernet Tiga Kecepatan untuk rekomendasi terkait lainnya.


    Untuk TSE IP dengan fitur IEEE 1588v2 yang diaktifkan dan target Arria rangkaian perangkat V, terapkan patch berikut selain solusi di atas:
    Harap unduh perangkat lunak Quartus® II versi 15.0 patch 0.14 yang sesuai dari tautan berikut:

     


     

    Ini dijadwalkan untuk diperbaiki dalam rilis perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 18 produk

    Intel® Arria® 10 GX FPGA
    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Intel® Arria® 10 SX SoC FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Intel® Arria® 10 GT FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.