ID Artikel: 000075504 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/09/2014

Apakah ada masalah yang diketahui dengan pipe_pclk tidak aktif jika txclkout tidak dialihkan melalui jaringan clock global ketika menggunakan soft PIPE Gen3 di perangkat lunak Quartus II versi 12.1 pada perangkat Stratix V GX?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi Ya, ada masalah yang diketahui dengan soft PIPE Gen3 dalam perangkat lunak Quartus® II versi 12.1 pada perangkat Stratix® V GX. Jika txclkout tidak dialihkan melalui jaringan clock global, pipe_pclk akan tidak aktif.
    Resolusi

    Untuk mengatasi masalah ini, Anda harus memaksa txclkout untuk menggunakan clock global dengan penugasan QSF berikut:

    set_instance_assignment -name GLOBAL_SIGNAL "GLOBAL CLOCK" -to
    "*sv_xcvr_native:inst_sv_xcvr_native|sv_pcs:inst_sv_pcs|sv_pcs_ch:ch[0].inst_sv_pcs_ch|sv_hssi_tx_pld_pcs_interface_rbc:inst_sv_hssi_tx_pld_pcs_interface|pld8gtxclkout"
     
    Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.