ID Artikel: 000075509 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/01/2015

Mengapa saya melihat perilaku konfigurasi ulang dinamis transiver yang salah saat menggunakan perangkat lunak Quartus II versi 14.1 inti IP PHY Asli untuk Arria 10 perangkat?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena bug dalam perangkat lunak Quartus® II versi 14.1 Anda mungkin melihat perilaku rekonfigurasi dinamis transiver saluran yang salah selain saluran 0 dari perangkat Arria® 10, inti IP PHY Asli multi-saluran ketika opsi antarmuka konfigurasi ulang Berbagi dinonaktifkan.

    Ketika opsi antarmuka konfigurasi ulang Berbagi dinonaktifkan, port reconfig_writedata saluran 0 secara keliru diterapkan ke semua saluran inti IP PHY Asli.

    Resolusi

    Untuk mengatasi masalah ini, Anda dapat mengaktifkan opsi antarmuka konfigurasi ulang Share di inti IP PHY Asli.

    Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.