ID Artikel: 000075583 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/05/2021

Mengapa HDMI Intel® FPGA Source IP menghadapi kegagalan pelatihan link HDMI 2.1 Tx intermiten setelah hotplug atau operasi reset?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • HDMI* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah yang dimulai pada versi 19.4 Intel® Quartus® perangkat lunak Prime Pro saat menggunakan Intel® Arria® 10 Perangkat, dan versi 20.4 dari perangkat lunak Intel® Quartus® Prime Pro saat menggunakan perangkat Intel® Stratix® 10, inti IP Sumber HDMI Intel® FPGA dapat secara berselang menghadapi kegagalan pelatihan link HDMI 2.1 Tx setelah operasi hotplug atau reset.

    Masalah ini disebabkan oleh hdmi Intel® FPGA inti IP sumber tidak memantau dan menghapus pelatihan tautan HDMI 2.1 FLT_update bendera status pada penerima HDMI Sink tujuan.

    Resolusi

    Masalah ini telah diperbaiki mulai dari perangkat lunak Intel® Quartus® Prime Edisi Pro versi 21.1.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.