ID Artikel: 000075631 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/06/2021

Mengapa saya tidak dapat menggunakan Kit Peralatan Transiver Prime Intel® Quartus® dengan Intel Interlaken (Generasi ke-2) untuk Contoh Desain Intel FPGA IP pada Intel Stratix® 10 perangkat?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Interlaken
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah di Intel Interlaken (Generasi ke-2) untuk Contoh Desain Intel FPGA IP yang dihasilkan dalam Perangkat Lunak Intel® Quartus® Prime Edisi Pro versi 21.1, sinyal mgmt_clk memiliki penugasan pin virtual yang mencegah Toolkit Transceiver ditetapkan ke pin perangkat.

    Resolusi

    Untuk memperbaiki masalah ini, buka Quartus Settings File (.qsf) dari Intel Interlaken (Generasi ke-2) untuk Contoh Desain Intel FPGA IP, dan ganti penetapan pin virtual berikut dengan penugasan ke sinyal clock 100 MHz pada PCB Anda.

     

    Ganti penugasan ini.

    set_instance_assignment -name VIRTUAL_PIN ON -to mgmt_clk

     

    Anda juga harus memastikan bahwa Anda menandai opsi "Enable Native PHY Debug Master Endpoint (NPDME)" saat menghasilkan Intel Interlaken (Generasi ke-2) untuk Contoh Desain Intel FPGA IP.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Pro/Edisi Standar versi 21.3.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.