ID Artikel: 000075681 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/04/2017

Mengapa Pewaktu jeda IP Ethernet 40G/100G Latensi Rendah dimatikan oleh faktor dua?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Ethernet
  • Low Latency 40G 100G Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dengan inti IP Ethernet 40G Latensi Rendah Intel®, Anda akan melihat penambahan penghitung jeda dua kali lebih cepat dari yang diharapkan.  Anda akan melihat perilaku ini untuk mode Kontrol Aliran Standar dan Kontrol Aliran Prioritas.

    Resolusi

    Masalah ini telah diperbaiki pada perangkat lunak Intel Quartus® Prime versi 16.0.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.