ID Artikel: 000075684 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/07/2017

Mengapa IRQ_HPD DisplayPort IP Core secara tidak terduga menegaskan sebelum sumber video memulai pelatihan tautan?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • DisplayPort* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    DisplayPort IP Core Sink dapat menegaskan CR_Lock karena suara penerima. CR_Lock yang tidak valid dapat mengakibatkan IRQ_HPD yang salah sebelum sumber video memulai pelatihan tautan. Perangkat Sumber DisplayPort harus mengabaikan penegasan IRQ_HPD yang salah ini hingga pelatihan tautan dimulai.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Arria® V FPGA dan SoC FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA
    Cyclone® V FPGA dan SoC FPGA
    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.