ID Artikel: 000075688 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/06/2021

Mengapa saya melihat galat pembuatan IP untuk E-Tile Hard IP untuk Ethernet Intel® FPGA IP ketika SyncE 25G, IEEE 1588 PTP dan RSFEC diaktifkan secara bersamaan?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Ethernet
  • 25G Ethernet Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah di Intel® Quartus® Perangkat Lunak Prime Edisi Pro versi 21.2, Anda akan mengamati galat pembuatan IP "Nilai saat ini "custom_rate_25gx1_fec" untuk parameter "l_elane_ehip_rate" (l_elane_ehip_rate) tidak valid" ketika SyncE 25G, IEEE 1588 PTP dan RSFEC diaktifkan di E-Tile Hard IP untuk Ethernet Intel® FPGA IP.

    Resolusi

    Tidak ada solusi untuk masalah ini.

    Untuk generasi IP yang sukses dalam versi 21.2, hanya dua dari tiga opsi ini yang dapat dipilih secara bersamaan.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Prime Pro/Edisi Standar versi 21.3.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    FPGA dan SoC FPGA Intel® Agilex™
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.