ID Artikel: 000075718 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/08/2018

Mengapa Intel® FPGA Low Latency Ethernet 10G MAC IP tidak dapat menghasilkan frame jeda XON ketika fitur kontrol aliran prioritas diaktifkan?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Low Latency Ethernet 10G MAC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dengan Ethernet Latensi Rendah 10G MAC Intel® FPGA IP, pembuatan frame jeda XON mungkin tidak berfungsi untuk beberapa antrean jika XOFF menjeda pembuatan frame untuk beberapa antrean diaktifkan, diikuti oleh generasi frame jeda XON untuk satu antrean.

    Resolusi

    Tidak ada solusi untuk masalah ini.

    Masalah ini telah diperbaiki mulai pada versi 18.1 dari perangkat lunak Intel® Quartus® Prime.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Stratix® V FPGA
    Intel® Cyclone® 10 FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.