Deskripsi
Anda dapat mengatur test_in[0] pada model PCI Express® DUT menjadi "1" untuk mempercepat penghitung inisialisasi fungsi MegaCore®. Juga, you harus mengatur rp_test_in[0] pada BFM Root Complex menjadi "1" jika menggunakan testbench dan BFM Root Complex.
Simulasi ini juga dapat dipercepat dengan memodifikasi parameter HDL generik/Verilog VHDL testbench berikut:
a) a) atur "FAST_COUNTERS" ke "1" untuk membuat penghitung waktu di inti PCIe® beroperasi lebih cepat.
b) mengatur "PIPE_MODE_SIM" ke "1" untuk mengaktifkan PIPE dibandingkan simulasi mode serial di testbench.