Mengapa sistem IV GX/GT Stratix saya menunjukkan kesalahan bit penerima saat menggunakan konfigurasi ulang dinamis untuk mengubah antara mode PCIe dan mode transiver lainnya?

Untuk informasi tentang mengapa sistem IV Stratix® Anda mungkin menunjukkan kesalahan bit penerima menggunakan konfigurasi ulang dinamis untuk mengubah antara mode PCIe dan mode transiver lainnya, lihat Stratix Lembar IV GX Errata (PDF) dan Stratix Lembar IV GT Errata (PDF).

Untuk mengatasi masalah, terapkan solusi urutan reset yang dijelaskan di bawah dan diilustrasikan dalam bentuk gelombang pada Gambar 1 setelah konfigurasi ulang dinamis selesai. Menerapkan urutan reset memastikan setiap transiver diinisialisasi dengan benar.

Gambar 1. Reset Sequence Waveform

Tegaskan rx_analogreset dan sinyalnya rx_digitalreset .

1. Sinyal rx_freqlocked[0..n-1] akan menjadi rendah, menunjukkan bahwa transivator terkunci ke clock referensi (kunci untuk referensi).
2. Hapus sinyalnya rx_analogreset . Pastikan data ada di input penerima sebelum menghapus rx_analogreset sinyal.
3. Sinyal rx_freqlocked[0..n-1] akan menjadi tinggi, menunjukkan transivator terkunci ke data.
4. Sekitar 4 μs (t_{LTD_Auto}) setelah sinyal terakhir rx_freqlocked menjadi tinggi, hapus sinyal.rx_digitalreset