ID Artikel: 000075864 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah mungkin untuk menyimpan data dalam perangkat memori selama proses kalibrasi UniPHY?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Tidak, tidak disarankan untuk mengandalkan data yang disimpan dalam memori selama kalibrasi UniPHY karena tidak ada perintah refresh yang diterbitkan ke perangkat memori eksternal selama kalibrasi. Hanya lokasi dengan pola data kalibrasi yang diperbarui oleh akses ke lokasi ini.

     

    Jika Anda perlu mengetahui lokasi alamat aktual yang digunakan dalam kalibrasi UniPHY, pendekatan yang disarankan adalah mensimulasikan desain contoh IP UniPHY untuk konfigurasi IP memori Anda dengan opsi kalibrasi lengkap.

     

    Untuk detail lebih lanjut, lihat Buku Panduan Antarmuka Memori Eksternal, Bab:

     

    Ip Memori Implementasi dan Parameterisasi (PDF)

     

    IP Memori Simulasi (PDF) 

     

    Deskripsi Fungsi - UniPHY (PDF)

    Produk Terkait

    Artikel ini berlaku untuk 13 produk

    Stratix® V GS FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Arria® II GZ FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® III FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.