Sintesis Quartus® II tidak mengimplementasikan register dengan sclr pin kecuali ada jumlah minimum register yang menggunakan sinyal jelas sinkron yang sama. Perilaku ini membantu menghindari pemanfaatan yang buruk karena hanya register yang membagikan clear sinkron yang sama yang dapat dikemas ke LAB yang sama.
Mengapa sintesis Quartus II tidak menggunakan register dengan sclr?
1
Pelepasan tanggung jawab
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.