ID Artikel: 000076034 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Ketika saya mengonfigurasi IP Ethernet Tiga Kecepatan sebagai mode FIFOless, bagaimana saya dapat menerapkan reset sinkron pada logika pengguna RX?

Lingkungan

  • Atur Ulang
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Jika Anda ingin menerapkan reset sinkron pada logika pengguna RX, ikuti langkah-langkah di bawah ini:

     

    1.Assert       mengatur ulang sinyal IP Triple-Speed Ethernet (TSE) dan logika pengguna RX secara bersamaan.

     

    2.De-assert sinyal reset TSE IP terlebih dahulu.       

     

    Sirkuit deteksi clock 3.Once mendeteksi sinyal clock dari mac_rx_clk_0 mulai beralih, menghapus afirmasi mengatur ulang sinyal logika pengguna RX beberapa clock kemudian.       

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Perangkat yang Dapat Diprogram Intel®

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.