ID Artikel: 000076104 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 02/12/2015

Mengapa sinyal saturasi output CSC-II saya ketika down-converting?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dengan Color Space Converter II (CSC-II) di Quartus® II versi 14.0 dan ke atas, Anda akan melihat saturasi pada output jika Anda mencoba untuk mengonversi input bit/piksel yang lebih luas ke output bit/piksel yang lebih sempit.  Misalnya, mencoba mengonversi 10bit/piksel YCrCb ke 8bits/pixel RGB akan menunjukkan masalah ini.

    Resolusi

    Untuk mengatasi masalah ini, gunakan lebar yang sama pada input dan output, kemudian buang bit yang paling tidak signifikan (dari setiap bidang) dari output untuk membuat lebar yang Anda inginkan.

    Ini dijadwalkan untuk diperbaiki dalam rilis Quartus Prime di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 26 produk

    Cyclone® IV GX FPGA
    Cyclone® IV E FPGA
    Cyclone® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Stratix® IV E FPGA
    Stratix® IV GT FPGA
    Arria® V SX SoC FPGA
    Intel® MAX® 10 FPGA
    Cyclone® V SE SoC FPGA
    Stratix® IV GX FPGA
    Cyclone® V ST SoC FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Arria® V GZ FPGA
    Intel® Arria® 10 GT FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.