ID Artikel: 000076113 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Dapatkah saya menggunakan skrip sintesis Synopsys Design Compiler (DC) ASIC yang ada untuk sintesis FPGA dalam perangkat lunak FPGA DC?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Perangkat lunak FPGA DC menerima skrip Design Compiler Tcl tanpa modifikasi. Namun, tidak semua batasan Kompilator Desain didukung atau diperlukan untuk sintesis FPGA, dan batasan ini diabaikan oleh perangkat lunak DC FPGA.

Untuk daftar batasan yang didukung, lihat bab Dukungan FPGA Synopsys DC di Volume 1 Buku Panduan Quartus II

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.