ID Artikel: 000076184 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 15/11/2011

Pesan Galat untuk Siklus Penghematan Daya Otomatis Tidak Menunjukkan Rentang yang Valid

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Untuk antarmuka memori eksternal yang menargetkan antarmuka memori keras sumber daya sumber daya perangkat V Arria atau Cyclone V, jika Anda menentukan Autovalid Nilai Power Down Cycles 51 atau lebih besar, pesan galat muncul tetapi tidak menyarankan Anda tentang rentang hukum nilai. Juga Anda tidak akan dapat menghasilkan desain Anda.

    Masalah ini memengaruhi penargetan antarmuka DDR2 dan DDR3 berbasis UniPHY Arria V atau Cyclone perangkat V, dengan parameter Aktifkan Antarmuka Memori Keras dihidupkan.

    Masalah ini akan diperbaiki di versi DDR2 mendatang dan DDR3 SDRAM Controller dengan UniPHY.

    Resolusi

    Masalah ini tidak memiliki solusi.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Cyclone® V FPGA dan SoC FPGA
    Arria® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.