ID Artikel: 000076203 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 10/12/2013

Bagaimana cara menghitung ECC untuk kontroler berbasis DDR3 UniPHY?

Lingkungan

  • Perangkat Lunak Intel® Quartus® II
  • DDR3 SDRAM Controller dengan UniPHY Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Bagaimana cara menghitung ECC untuk kontroler berbasis DDR3 UniPHY?

    Resolusi

    Perhitungan kode koreksi kesalahan (ECC) untuk pengontrol memori berbasis UniPHY didasarkan pada skema Pengodean Hamming. Skema Hamming Coding menurunkan bit paritas dan menambahkannya ke data asli untuk menghasilkan kata kode output. Jumlah bit paritas yang ditambahkan tergantung pada lebar data.

    Untuk informasi selengkapnya, lihat megafungsi ALTECC_ENCODER dan ALTECC_DECODER dalam Panduan Pengguna Megafungsi Aritmatika Aritmatika Integer.

    Produk Terkait

    Artikel ini berlaku untuk 16 produk

    Arria® V GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Cyclone® V SE SoC FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.