ID Artikel: 000076242 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/03/2021

Mengapa saya melihat peringatan "Wastafel pengaturan ulang terkait tidak dideklarasikan" saat menggunakan Intel® Arria® 10/Cyclone® 10 Hard IP untuk PCI* Express dan "Aktifkan konfigurasi ulang dinamis dari register hanya baca PCIe*" diakti...

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Intel® Arria® 10 Cyclone® 10 Hard IP untuk PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah pada Intel® Arria® 10/Cyclone® 10 Hard IP untuk PCI* Express, galat "Associated reset sink tidak dideklarasikan" akan terlihat ketika "Enable dynamic reconfiguration of the PCIe* read-only registers" diaktifkan.

    Peringatan "Wastafel pengaturan ulang terkait tidak dideklarasikan", dimaksudkan untuk mendeteksi kemungkinan loop reset. Jika menegaskan input reset pada komponen akan mendorong output reset tinggi, maka Anda perlu mengatur parameter wastafel reset terkait. Jika tidak ada hubungan antara reset, Anda dapat mengatur "tidak ada" sebagai nilai.

    Peringatan ini tidak memengaruhi fungsionalitas.

    Resolusi

    Peringatan ini dapat diabaikan dengan aman karena fungsionalitas tidak terpengaruh saat menggunakan Intel® Arria® 10/Cyclone® 10 Hard IP untuk PCI* Express.

    Produk Terkait

    Artikel ini berlaku untuk 5 produk

    Intel® Arria® 10 SX SoC FPGA
    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.