ID Artikel: 000076422 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 20/05/2020

Galat: Galat VHDL pada auk_dspip_roundsat_hpfir.vhd(103): nilai "4294967295" berada di luar rentang batasan target (-2147483848 hingga 2147483647)

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • FIR II Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada perangkat lunak Intel® Quartus® Prime Edisi Pro versi 19.2, galat di atas dapat dilihat ketika lebar output dari Intel® FPGA IP FIR II lebih besar dari atau sama dengan 32 bit dalam mode pembulatan.

    Resolusi

    Untuk mengatasi kesalahan ini pada perangkat lunak yang ada, atur parameter IP "Output LSB Rounding" ke "Truncation", atau masih gunakan "Rounding", tetapi pastikan bahwa lebar output lebih kecil dari 32 bit.

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® perangkat lunak Prime Edisi Pro versi 20.1.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Arria® 10 FPGA dan SoC FPGA
    Intel® Stratix® 10 FPGA dan SoC FPGA
    Intel® Cyclone® 10 FPGA
    FPGA dan SoC FPGA Intel® Agilex™

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.