ID Artikel: 000076537 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 23/06/2017

Mengapa tx_transfer_status ditegaskan setelah inti Ethernet Latensi Rendah 10G MAC IP dikonfigurasi ke kecepatan data 1 Gbps?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Triple-Speed Ethernet Intel® FPGA IP
  • Low Latency Ethernet 10G MAC Intel® FPGA IP
  • 1G 2.5G 5G 10G Multi-rate Ethernet PHY Intel® FPGA IP
  • Ethernet 10G MAC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Masalah ini dapat diamati jika PHY 1G TSE MegaCore terhubung dengan Megacore Ethernet Low Latency 10G MAC.

    Megacore Low Latency Ethernet 10G MAC tidak mendukung koneksi TSE 1G PHY. Informasi ini tersedia dalam Panduan Pengguna Ethernet 10G MAC Latensi Rendah

     

    Resolusi

    Konfigurasi berikut didukung:

    Gunakan Multi-Rate Ethernet PHY IP Megacore dengan inti IP Ethernet Latensi Rendah 10G MAC.

    Atau

    Gunakan TSE 1G PHY Megacore dengan inti IP MAC 10 GbE lama.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Stratix® V FPGA
    Intel® Arria® 10 FPGA dan SoC FPGA
    Arria® V FPGA dan SoC FPGA
    Cyclone® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.