ID Artikel: 000076581 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 19/06/2020

Mengapa port rx_am_lock dalam Intel® FPGA IP Ethernet 25G selalu rendah ketika saluran dikonfigurasi ulang ke 10G?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • 25G Ethernet Intel® FPGA IP
  • 25G 50G Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena arsitektur yang berbeda antara mode 10G dan 25G dalam Intel® FPGA IP Ethernet 25G, setelah saluran dikonfigurasi ulang ke 10G, port rx_am_lock tidak berperilaku sama seperti saat IP beroperasi dalam mode 25G.

    rx_am_lock akan mengeluarkan konstanta 0 ketika saluran beralih dari mode 25G ke 10G.

    Resolusi

    Masalah ini tidak dijadwalkan untuk diperbaiki.

    Produk Terkait

    Artikel ini berlaku untuk 4 produk

    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.