ID Artikel: 000076653 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 19/12/2014

Simulasi DDR3 VHDL dalam Max 10 Gagal dengan Aldec Riviera-PRO

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi antarmuka DDR3 pada MAX 10 perangkat.

    Untuk antarmuka DDR3 pada MAX 10 perangkat, simulasi VHDL dengan simulator Aldec Riviera-PRO mungkin gagal.

    Resolusi

    Solusi untuk masalah ini adalah menggunakan simulator lainnya dari Aldec Riviera-PRO, untuk simulasi antarmuka DDR3 pada MAX 10 perangkat.

    Masalah ini akan diperbaiki di versi mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.