ID Artikel: 000076684 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/08/2017

Mengapa saya melihat galat saat mencoba menyimulasikan IP Maks 10 ADC?

Lingkungan

  • Intel® Quartus® Prime Edisi Standard
  • Komponen Generik
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah dalam Perangkat Lunak Quartus® Prime Standard, simulasi Intel® Max® 10 Analog ke Digital Converter IP dapat menyebabkan galat berikut muncul.

    Dalam NCSim:

    Kesalahan simulasi NCSim ADC- ncsim: *E,SYSFMT (/opt/intelFPGA/16.1/quartus/eda/sim_lib/cadence/fiftyfivenm_atoms_ncrypt.v): galat

     

    Resolusi

    Aktifkan opsi "Aktifkan berkas keluaran yang diharapkan dibuat oleh pengguna" di editor Parameter ADC dan berikan berkas stimulus input. Lakukan ini untuk setiap saluran yang telah Anda aktifkan.

    Untuk detail lebih lanjut, lihat bagian Output Simulasi Logika ADC Yang Ditentukan Pengguna di panduan Pengguna ADC.

     

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® MAX® 10 FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.