ID Artikel: 000076744 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/03/2018

Apakah ada masalah yang diketahui dengan Intel® Stratix®10 3V I/Os selama konfigurasi?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ya, karena masalah dalam Intel® Quartus® Prime Pro Edition Software versi 17.1 dan sebelumnya, I/Os 3V di Intel® Stratix® 10 FPGAs dapat mengusir HIGH yang kuat selama konfigurasi saat pin ditetapkan sebagai output dalam desain yang dikompilasi.

    Perilaku ini tidak terlihat ketika I/Os 3V ditetapkan sebagai input atau I/Os dwiarah.

    I/Os 3V ini terletak di bank I/O 6A,6B,6C,7A,7B,7C, dan tersedia dalam varian densitas dan paket yang berbeda dari Intel Stratix 10 perangkat.

    Resolusi

    Masalah ini dijadwalkan akan diperbaiki dalam rilis Intel Quartus Perangkat Lunak Edisi Prime Pro di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.