ID Artikel: 000076756 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 22/02/2019

Bagaimana ukuran buffer IP Intel® Arria® 10 External Memory Interface (EMIF) dapat dikontrol untuk mengurangi penggunaan blok RAM pada perangkat FPGA?

Lingkungan

    Antarmuka Memori Eksternal Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Dalam perangkat lunak Intel® Quartus® Prime, ukuran buffer interkoneksi Platform Designer tergantung pada dua faktor:

1. Transaksi baca maksimum yang tertunda dari IP slave Avalon (misalnya: Intel Arria® 10 EMIF IP)

2. Lebar burstcount antarmuka Avalon MM

Namun, transaksi baca maksimum yang tertunda dari EMIF IP tidak dapat diubah dan diatur ke nilai tetap 64 untuk memaksimalkan efisiensi EMIF.

Resolusi

Untuk mengatasi masalah ini, kurangi lebar burstcount antarmuka slave MM Avalon untuk mengurangi ukuran buffer Intel® Arria® 10 EMIF IP.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Arria® 10 FPGA dan SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.